Goal:
- Este artigo apresenta algoritmos para a implementação
de rendering preciso de CSG e transparências em um acelerador
gráfico 3D. O algoritmo é baseado em uma arquitetura de hardware
que realiza tonalização Z-ordenada tipo front-to-back; um
algoritmo de múltiplos passos foi combinado com um algoritmo de
particionamento de imagem para o incremento da eficiência, e para o
aumento de desempenho da implementação de hardware resultante.
- O artigo faz uma boa descrição das técnicas e
algoritmos envolvidos, é também descrita a arquitetura do hardware
acelerador gráfico no caso para microcoomputadores do tipo PowerMac.
Basicamente o cicuito acelerador é um ASIC com desempenho da ordem
de 120K triângulos texturizados por segundo.
- Algumas imagens resultantes são apresentadas.